SUB CHAPTER 5.8 : MOSFET
TIPE PENINGKATAN
TUJUAN
- Melengkapi tugas elektronika
- Mempelajari MOSFET
- Memberi informasi tentang MOSFET
ALAT DAN BAHAN
a) Alat
Amperemeter
Amperemeter berfungsi untuk mengukur besar arus dalam suatu rangkaian listrik
Voltmeter
Voltmeter berfungsi untuk mengukur besar tegangan listrik dalam suatu rangkaian listrik
Ground
Ground berfungsi untuk meniadakan beda potensial dengan mengalirkan arus sisa dari kebocoran tegangan atau arus dari sambaran petir ke bumi
Power Supply DC
Power supply DC berfungsi sebagai sumber energi arus listrik searah.
Generator DC
Generator DC merupakan sebuah perangkat mesin listrik dinamis yang mengubah energi mekanis menjadi energi listrik. Generator DC menghasilkan arus searah.
b) Bahan
Transistor MOSFET
Resistor
Resistor berfungsi untuk menghambat serta mengatur arus listrik dalam rangkaian
LED (Light-Emitting Diode)
Infra merah : 1,6 V.
Merah : 1,8 V – 2,1 V
Oranye : 2,2 V.
Kuning : 2,4 V.
Hijau : 2,6 V.
Biru : 3,0 V – 3,5 V.
Putih : 3,0 – 3,6 V.
Ultraviolet : 3,5 V.
DASAR TEORI
Karakteristik
MOSFET tipe enhancement sangat berbeda dari apa pun yang diperoleh sejauh ini.
Kurva transfer tidak ditentukan oleh persamaan Shockley, dan arus drain
sekarang terputus sampai tegangan gerbang-ke-sumber mencapai besaran tertentu.
Secara khusus, kontrol arus dalam perangkat saluran-n sekarang dipengaruhi oleh
tegangan gerbang-ke-sumber positif daripada kisaran tegangan negatif yang
ditemui untuk JFET saluran-n dan MOSFET jenis-saluran-n deplesi.
Konstruksi
Dasar
Konstruksi dasar dari MOSFET tipe peningkatan saluran-n disediakan pada Gambar 5.31. Lembaran bahan tipe-p dibentuk dari basis silikon dan lagi-lagi disebut sebagai substrat. Seperti halnya MOSFET tipe penipisan, media terkadang terhubung secara internal ke terminal sumber, sementara dalam kasus lain kabel keempat disediakan untuk kontrol eksternal pada level potensinya. Terminal sumber dan saluran kembali dihubungkan melalui kontak logam ke daerah n-doped, tetapi perhatikan pada Gambar 5.31 tidak adanya saluran antara dua daerah n-doped. Ini adalah perbedaan utama antara konstruksi MOSFET tipe deplesi dan tipe peningkatan — tidak adanya saluran sebagai komponen yang dibuat dari perangkat. Oleh karena itu, konstruksi MOSFET tipe peningkatan sangat mirip dengan MOSFET tipe deplesi, kecuali tidak adanya saluran antara drain dan terminal sumber.
Gambar 5.31
Operasi dan Karakteristik Dasar
Jika
VGS diatur pada 0 V dan tegangan diterapkan antara saluran dan sumber perangkat
pada Gambar 5.31, tidak adanya saluran-n (dengan jumlah pembawa bebas yang
banyak) akan menghasilkan arus efektif nol ampere— cukup berbeda dengan
deplesi-type MOSFET dan JFET dimana IDSS. Tidaklah cukup untuk memiliki
akumulasi pembawa (elektron) yang besar di drain dan source (karena daerah
n-doped) jika jalur gagal ada di antara keduanya. Dengan VDS beberapa tegangan
positif, VGS pada 0 V, dan terminal SS langsung terhubung ke sumber, sebenarnya
ada dua persimpangan p-n bias balik antara daerah n-doped dan substrat-p untuk
melawan signifikansi apapun mengalir antara saluran dan sumber.
Pada Gambar 5.32 baik VDS dan VGS telah disetel pada beberapa tegangan positif yang lebih besar dari 0 V, menetapkan saluran pembuangan dan gerbang pada potensial positif sehubungan dengan sumbernya. Potensial positif di pintu gerbang akan menekan lubang (karena seperti muatan menolak) pada substrat-p di sepanjang tepi lapisan SiO2 untuk meninggalkan area tersebut dan memasuki wilayah yang lebih dalam dari substrat-p, seperti yang ditunjukkan pada gambar. Hasilnya adalah daerah penipisan di dekat lapisan isolasi SiO2 tanpa lubang. Namun, elektron dalam substrat-p (pembawa material minoritas) akan tertarik ke gerbang positif dan terakumulasi di daerah dekat permukaan lapisan SiO2. Lapisan SiO2 dan kualitas insulasinya akan mencegah pembawa negatif diserap di terminal gerbang. Ketika VGS meningkat besarnya, konsentrasi elektron di dekat permukaan SiO2 meningkat sampai akhirnya daerah tipe-n yang diinduksi dapat mendukung aliran terukur antara drain dan sumber. Tingkat VGS yang menghasilkan peningkatan signifikan pada arus drain disebut tegangan ambang dan diberi simbol VT. Pada lembar spesifikasi, ini disebut sebagai VGS (Th), meskipun VT tidak terlalu berat dan akan digunakan dalam analisis selanjutnya. Karena saluran tidak ada dengan VGS 0 V dan "ditingkatkan" dengan penerapan tegangan gerbang-ke-sumber positif, jenis MOSFET ini disebut MOSFET jenis perangkat tambahan. MOSFET tipe deplesi dan enhancement memiliki region tipe enhancement, tetapi label diterapkan ke region tipe enhancement karena ini adalah satu-satunya mode operasinya.
Karena
VGS ditingkatkan melebihi ambang batas, kepadatan pembawa bebas di saluran yang
diinduksi akan meningkat, menghasilkan peningkatan tingkat arus drain. Namun,
jika kita mempertahankan VGS konstan dan meningkatkan level VDS, arus drain
pada akhirnya akan mencapai level saturasi seperti yang terjadi untuk JFET dan
MOSFET tipe deplesi. Leveling off ID disebabkan oleh proses pinching-off yang
digambarkan oleh saluran yang lebih sempit di ujung drain dari saluran induksi
seperti yang ditunjukkan pada Gambar. 5.33. Menerapkan hukum tegangan Kirchhoff
ke tegangan terminal MOSFET dari Gambar 5.33, kami menemukan bahwa
Jika
VGS dipertahankan tetap pada beberapa nilai seperti 8 V dan VDS
dinaikkan dari 2 menjadi 5 V, tegangan VDG [oleh Persamaan. (5.11)]
akan turun dari 6 menjadi 3 V dan gerbang akan menjadi semakin kurang positif
sehubungan dengan saluran pembuangan. Penurunan tegangan gate-to-drain ini pada
gilirannya akan mengurangi gaya tarik pembawa bebas (elektron) di wilayah
saluran induksi ini, menyebabkan pengurangan lebar saluran efektif. Akhirnya,
saluran akan dikurangi ke titik pinch-off dan kondisi saturasi akan ditetapkan
seperti yang dijelaskan sebelumnya untuk JFET dan MOSFET tipe deplesi. Dengan
kata lain, peningkatan lebih lanjut dalam VDS pada nilai tetap VGS
tidak akan mempengaruhi tingkat kejenuhan ID sampai kondisi kerusakan ditemui.
Karakteristik
drainase Gambar 5.34 menunjukkan bahwa untuk perangkat Gambar 5.33 dengan VGS
= 8 V, kejenuhan terjadi pada level VDS 6 V. Faktanya, level
saturasi untuk VDS terkait dengan level VGS yang
diterapkan oleh
VDSsat = VGS
- VT
Jelas, oleh karena itu, untuk nilai VT tetap, maka semakin tinggi level VGS, semakin tinggi level saturasi untuk VDS, seperti yang ditunjukkan pada Gambar 5.33 oleh lokus level saturasi.
Gambar 5.34 dengan
jelas menunjukkan bahwa ketika level VGS meningkat dari VT
menjadi 8 V, level saturasi yang dihasilkan untuk ID juga meningkat
dari level 0 hingga 10 mA. Selain itu, sangat terlihat bahwa jarak antar level
VGS meningkat seiring dengan peningkatan besaran VGS,
yang menghasilkan peningkatan arus drain yang terus meningkat. Untuk level VGS
VT, arus drain terkait dengan tegangan gerbang-ke-sumber yang
diterapkan dengan hubungan nonlinier berikut:
ID = k(VGS - VT)2
Sekali
lagi, istilah kuadrat yang menghasilkan hubungan nonlinier (lengkung) antara ID
dan VGS. Suku k adalah konstanta yang merupakan fungsi dari
konstruksi perangkat. Nilai k dapat ditentukan dari persamaan berikut [diturunkan
dari Persamaan. (5.13) di mana ID(on) dan VGS (on) adalah
nilai untuk masing-masing pada titik tertentu pada karakteristik perangkat.
Mengganti
ID(on) 10 mA saat VGS(on) = 8 V dari karakteristik
Gambar. 5.34 hasil
dan
persamaan umum untuk ID untuk karakteristik Gambar 5.34 menghasilkan:
EXAMPLE
1) Dengan menggunakan data yang disediakan pada lembar spesifikasi Gambar 5.39 dan tegangan ambang rata-rata VGS (Th) 3 V, tentukan:
(a) Nilai k yang dihasilkan untuk MOSFET.
(b) Karakteristik transfer.
Solution
2) bagaimana memplot file karakteristik transfer yang diberikan tingkat k dan VT seperti yang disertakan di bawah ini untuk MOSFET tertentu beserta kurva:
ID=0.5 X 10-3 (VGS- 4 V)2
Solusi :
Pertama, garis horizontal ditarik pada ID 0 mA dari VGS 0 V ke VGS 4 V sebagai ditunjukkan pada Gambar 5.36a. Selanjutnya, level VGS lebih besar dari VT seperti 5 V dipilih dan diganti menjadi Persamaan. (5.13) untuk menentukan level ID yang dihasilkan sebagai berikut:
ID = 0.5 X 10-3 (VGS - 4 V)2
= 0.5 X 10-3 (5 V- 4 V)2 = 0.5 X 10-3 (1)2
= 0.5 mA
dan titik pada plot diperoleh seperti yang ditunjukkan pada Gambar 5.36b. Akhirnya, level tambahan dari VGS dipilih dan tingkat ID yang dihasilkan diperoleh. Secara khusus, di VGS= 6,7, dan 8 V, level ID masing-masing adalah 2, 4,5, dan 8 mA, seperti yang ditunjukkan pada plot yang dihasilkan pada Gambar 5.36c.
PROBLEM
1) Jelaskan secara singkat MOSFET tipe enchancement!
Jawab:
MOSFET mode peningkatan (Enhancement Mode)
terdiri dari MOSFET p channel (tipe-p) dan MOSFET n channel (tipe n). MOSFET
mode peningkatan ini pada fisiknya tidak memiliki saluran antara drain (D) dan
source (S) nya karena lapisan bulk meluas dengan lapisan silikon oksida (SiO2)
pada terminal gate atau gerbang (G). Mode peningkatan MOSFET memerlukan
tegangan Gerbang-Source (VGS) untuk mengalihkan perangkat ON. Mode
pengingkatan MOSFET setara dengan saklar NO (Normally Open).
2) Apa perbedaan konstruksi yang paling menonjol antara
MOSFET tipe enchancement dan MOSFET tipe depletion?
Jawab:
MOSFET tipe enchancement, channel pada
mulanya tidak tersedia (channel terbentuk dengan menambah tegangan
lebih besar dari tegangan ambang pada terminal gate). Sementara
itu, MOSFET tipe depletion sudah memiliki channel dari
awal dibentuknya MOSFET itu sendiri.
SOAL PILIHAN GANDA
1) MOSFET memiliki
tiga buah terminal, apa saja itu?
a. Emitter, source, dan drain
b. Drain, source, dan
gate
c. Collector, emitter, dan source
d. Gate, base, dan drain
e. Source, gate, dan collector
2) Berikut ini yang bukan merupakan fungsi MOSFET adalah …….
a. Sebagai sumber
tegangan
b. Sebagai pembangkit
c. Sebagai saklar
d. Sebagai pencampur
e. Sebagai penguat
No comments:
Post a Comment